Værktøjerne er bygget på ATopTech teknologier, der var genstand for en retssag fra Synopsys. Derefter blev værktøjerne genopbygget, kommandoen som havde været den samme som Synopsys kommandoen blev ændret, forklarede Lily Cheng, leder af applikations teknik, Avatar.

af Caroline Hayes ved DAC

Aprisa har placering, klokke træ syntese, routing, optimering og indlejret analyse motorer til IC design. Den understøtter standard dataindgange og output, herunder Verilog, SDc, LEF / DEF, Liberty og GDSII. De patenterede teknologier blev udviklet specielt til at håndtere designudfordringerne kl. 28nm og derunder med sine sted- og ruteværktøjer certificeret af halvlederstøberier til design ved procesnøgler på 28nm, 20nm, 16nm, 14nm, 10nm og 7nm.

Placeringsværktøjet vælger dynamisk og automatisk dominerende scenarier til optimering for effektivt at inkludere alle sign-off-scenarier under den fysiske implementering for at reducere antallet af design iterationer.

Det understøtter også alle EM-regler for avancerede procesknudepunkter med integreret EM-kontrol og fastgørelse under routing.
Interne analysemotorer korrelerer med støberi-godkendte sign-off værktøjer til forudsigelig design lukning, forklarede Cheng.

En anden funktion er nær sign-off timing analyse. Den indlejrede timer korrelerer med sign-off timing værktøjer og understøtter forskellige on-chip variation metoder, herunder AOCV, SBOCV, SOCV og LVF. Den understøtter også grafbaseret og banebaseret analyse og optimering og avanceret signalintegritet og støjanalyse. Alle timingfunktioner aktiveres under optimering, hvilket hævdes at øge konvergenshastigheden.

Color-aware DPT-routing er virksomhedens patenterede routingteknologi, der anvender korrekt byggemetoder for at undgå dobbeltbrudsteknologi-overtrædelser under DRC-afmeldingen.

Både UPF og CPF understøttes for lav strømdrevet optimering med lækage og dynamisk strømdrevet optimering.

Apogee deler Aprisas analysemotor og database for sammenhæng mellem bock og topniveau timing. Det giver et problemfrit integreret designmiljø for komplekse chipdesigner med lavt strømforbrug og formstørrelse. Multi-threaded og distribueret system er designet til høj beregning gennemstrømning.